- Modul 2 percobaan 1 kondisi 9
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=don’t care, B4=don’t care, B5=0, B6=don’t care
- Modul 2 percobaan 2 kondisi 17
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=clock
2. Hardware
[Kembali]
- JK flip-flop
- D flip-flop
.jpeg)
- vcc
- ground
.png)
- saklar spdt
.png)
- logic state
- dclock
.png)
3. Rangkaian Simulasi [Kembali]
4. Video [Kembali]
5. Prinsip Kerja [Kembali]
Setelah dibuat rangkaian berdasarkan kondisi yang dipilih, maka untuk input yang berasal dari saklar B5 menuju D flip-flop itu berlogika low, maka untuk output Q nya akan berlogika low juga dan untuk Q' berlogika high, hal ini sama dengan tabel kebenaran yang ada. Kemudian utnuk yang menuju JK flip-flop, input j berasal dari dclock, input k dari saklar B4, input R berlogika low berasal dari BO dan input S berlogika high dari B1. Karena inputnta adalah 10 dan sebelum flip-flop ada tanda bulat kecil sebagai tanda invers atau not, maka output yang dihasilkan akan berlawanan dengan yang ada pada tabel kebenaran. Oleh karena itu output yang dihasilkan pada rangkaian kali ini adalah 01.
Video rangkaian [disini]
Rangkaian [disini]
HTML [disini]
Tidak ada komentar:
Posting Komentar