LAPORAN AKHIR MODUL 3 PERCOBAAN 1



1. Jurnal[kembali]




2. Alat dan Bahan[kembali]

2.1. Alat

1. Jumper




2. Panel DL 2203D 
3. Panel DL 2203C 
4. Panel DL 2203S


2.2. Bahan

1. IC 74LS112



4LS112 dual JK flip-flop menampilkan J, K, clock, dan set asinkron individual serta input yang jelas ke setiap flip-flop. Ini berisi dua flip-flop JK independen yang dipicu oleh tepi negatif dengan JK individual, jam, dan input langsung yang jelas. IC 74LS112 memiliki rentang tegangan kerja yang luas, rentang kondisi kerja yang luas, dan secara langsung berinteraksi dengan CMOS, NMOS, dan TTL. Output dari IC selalu datang dalam TTL yang membuatnya mudah untuk bekerja dengan perangkat TTL lain dan mikrokontroler.

3. Rangkaian[kembali]



4. Prinsip Kerja[kembali]

    Pada percobaan ini digunakan 4 JK flip flop yang berjenis asyncronous counter, yaitu merupakan salah satu jenis counter yang salah satu sumber clock nya dihubungkan dengan clock pada salah satu flip flop, sedangkan outputnya akan dihubungkan menuju clock flip flop lainnya, pada rangkaian ini, jika switch aktif maka akan terhubung ke vcc dan apabila non aktif maka akan dihubungkan menuju ground, sedangkan pada kaki J dan K selalu dihubungkan ke vcc sehingga akan selalu bernilai 1 dan menciptakan kondisi toggle. Setelah dilakukan percobaan dengan mengganti clock menjadi logic state agar lebih mudah dalam melakukan perhitungan, dapat kita lihat bahwa pada rangkaian tersebut terjadi counter up, yaitu counter yang menghitung biner mulai dari yang terkecil sampai ke yang terbesar.

5. Video[kembali]



6. Analisis[kembali]

1. Analisa output percobaan berdasarkan IC yang digunakan

    IC yang digunakan pada percobaan ini adalah 74LS42, Outputnya akan selalu berganti-ganti karena input clock flip flop berasal dari output Q flip flop yang sebelumya (dipasang secara seri). Perubahan input terjadi ketika clock berinput low karena pada clock ada tanda bulat kecil yang menunjukan bahwa clock bersifat fall time. Output yang keluar menunjukan pola tertrntu ketika dionversikan kedalam bentuk hexadecimal. Nilai outputnya selalu meningkat yang berarti rangkaian tersebut merupakan rangkaian counter up.

2. Analisa output yang dikeluarkan JK flip flop kedua dan ketiga

    Input clock flip flopo kedua dan ketiga dihubungkan secara seri dengan output Q flip flop sebelumnya, maka akan menyebabkan ada delay setiap input yang diberikan. Hal ini yang menyebabkan output dari rangkaian tidak keluar secara bersamaan.

7. Download[kembali]

video

Rangkaian

HTML

Datasheet

Tidak ada komentar:

Posting Komentar

BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2020/2021       OLEH: M. Fito Ramadhan 2 010951042       Dosen Pengampu: ...